

Лабораторна робота №2

Тема: Дослідження цифрових компонентів стандартних бібліотек середовища Active-HDL

Мета роботи: навчитися працювати з бібліотеками в середовищі Active-HDL та дослідити роботу типових цифрових компонентів стандартної бібліотеки середовища Active-HDL lat_vhd

Порядок виконання роботи

1. Вивчити основні відомості про роботу з редактором блок-схем (розділ 5.5 “Робота з редактором блок-схем”).
2. Створити новий пустий проект в Active-HDL (розділ 5. “Створення проекту”).
3. Створити в проекті новий файл редактора блок-схем (**Block diagram**) з назвою **Container** з використання Майстра нового файла (розділ 5.2 “Використання Майстра нового файла – **New Source File Wizard**”) або за командою **File→New→Block Diagram**.
4. Активізувати вікно **Symbols Toolbox** та додати до проекту бібліотеку lat_vhd (розділ “5.5.2.1 Symbols Toolbox”).
5. Знайти в бібліотеці lat_vhd заданий за назвою, згідно з варіантом завдання на лабораторну роботу, компонент та нанести його на схему (розділ 5.5.2 “Розміщення і редагування елементів”).
6. Нанести на схему такі самі вхідні та вихідні порти, як і в досліджуваного компонента <імена портів сформувати з імен портів досліджуваного компонента з префіксом my_> (розділ “5.5.1 Розміщення і редагування портів”).
7. Скомпілювати створений об’єкт (меню **Design\Compile** або клавіша <F11>) (розділ 5.5.5 “Компіляція схемного файла у програму на VHDL”).

8. Уважно дослідити VHDL-код створеної схеми. Особливо звернути увагу, яким чином в VHDL-файл включено вибрані бібліотеки та яким чином створено карту портів.

9. Змодельовати створений об'єкт

10. Підготувати до захисту звіт.

Зміст звіту

До звіту необхідно включити:

- а) назву та мету виконання лабораторної роботи;
- б) опис компонента Active-HDL Symbol Toolbox ;
- в) зображення створеної блок-схеми;
- д) лістинг HDL-файла створеної блок-схеми *Container.vhd*;
- е) часові діаграми створеного об'єкта;
- ж) висновки.

Контрольні запитання

- 1. Опишіть інструмент AHDL Symbol Toolbox. Яке його призначення?
- 2. Яким чином можна додати бібліотеку в AHDL-проект?
- 3. Яка синтаксична конструкція використовується при додаванні бібліотек в VHDL-код?
- 4. Яким чином виконується декларування компонентів AHDL- бібліотек?
- 5. Опишіть процес використання компонентів VHDL-бібліотек. Які при цьому використовуються конструкції?
- 6. Яким чином можна переглянути опис компонентів, розміщених на блок-схемі?

Завдання на лабораторну роботу №2

Номер варіанту	Функціональне призначення елемента	Назва елемента в бібліотеці lat_vhd
1	Восьмирозрядний суматор	addf8
2	Восьмирозрядний компаратор	cmp8
3	Чотирирозрядний дешифратор	dec4
4	Чотирирозрядний дешифратор-мультиплексор	dmux4
5	Чотирирозрядний двохкаскадний дешифратор – мультиплексор	dmux24
6	Чотирирозрядний сумматор	addf4
7	Чотирирозрядний мультиплексор	mux4
8	Дворозрядний чотирьохкаскадний мультиплексор	mux24
9	Восьмирозрядний дешифратор-мультиплексор	dmux8
10	Восьмирозрядний мультиплексор	mux8

Приклад виконання завдання Проектування дворозрядного повного суматора

У проєкті є два описання повного однорозрядного суматора `summf.vhd` і `summsh.vhd`. Вони можуть бути використані як елементи більш складних проєктів. Як приклад опишемо дворозрядний повний суматор із входами доданків `aa(0)`, `aa(1)` і `bb(0)`, `bb(1)` входом переносу із молодшого розряду `p0`, виходом суми `ss(0)`, `ss(1)` і виходом переносу у старший розряд `p1`. Входи і виходи об'єднаємо у шини `aa(1:0)`, `bb(1:0)`, `ss(1:0)`. УГЗ такого суматора наведено на рис. 1.





Рисунок 1 — УГЗ
2-розрядного суматора

Створимо файл проєкту. Для цього у вікні **Design Browser** виконаємо подвійне клацання по опції **Add New File** (можна і через меню **File** опцію **New/Design**). Відкриється вікно нового файлу (рис. 2).



Введемо у полі **Name** ім'я нового файлу `summ2` (без розширення), виконаємо клацання по варіанту **Block Diagram** (блок схем) і натиснемо кнопку **OK**. При цьому відкриється порожнє вікно схемного редактора.

Рисунок 2 — Вікно створення нового файлу




Рисунок 3 — Вхідні та вихідні порти схеми:

а) — безпосередньо після введення; б) — після редагування

На рис. 3 а) показані порти безпосередньо після введення. Після цього потрібно ввести імена портів (або редагування). Для цього виконується клацання на імені, при цьому ім'я обводиться рамкою — ознака виділення.

Після цього виконується друге клацання (по уже виділеному імені) — рамка пропадає і появляється текстовий курсор — ім'я можна редагувати. Крім того, можна подвійним клацанням по зображенню порту відкрити вікно властивостей і виконати редагування імені й інших параметрів. На рис. 3 б) наведено зображення вхідних і вихідних портів після редагування імен.

Після введення портів вносяться елементи і шини, після чого проводяться зв'язки між виводами елементів схеми. Для цього натискаємо кнопку  з панелі інструментів. У вікні бібліотек вибираємо бібліотеку проекту (у нашому прикладі summ) і вибираємо елемент summsb. На рис. 28 наведено фрагмент вікна бібліотек і виділений елемент. Після розташування елементів проводимо шини і провідники, які зв'язують виводи елементів схеми.




Рисунок 4 — Фрагмент вікна бібліотек

Для проведення шин і провідників натискаємо відповідно кнопку  або  з панелі інструментів. З'єднання провідника з шиною формується автоматично. Зауважимо, що іменування усіх провідників, які з'єднуються з шинами є *обов'язковим*. У нашому випадку це імена: aa(0), aa(1) і bb(0), bb(1), ss(0), ss(1). Одержану схему суматора наведено на рис. 29.




Рисунок 5 — Схема повного дворозрядного суматора

Нижче наведено текст, який свідчить про правильність схеми

DRC Report File - summ2.bde

Created on Sun 2011-04-10 at 22:18:33

```
Checking file
'c:\My_Designs\full_adder\full_adder_1\src\summ2.bde
'.
summ2.bde - 0 error(s), 0 warning(s)
DRC process completed in 1 second(s).
>
```

Після *збереження* схеми необхідно її перетворити у VHDL-текст і виконати компіляцію. VHDL-текст моделі наведено нижче.

```
-----
--
-- Title      : No Title
-- Design     : full_adder_1
-- Author     : FuckYouBill
-- Company    : Melkosoft
--
-----
--
-- File       : c:\My_Designs\full_adder\full_adder_1\compile\summ2.vhd
-- Generated  : Sun Apr 10 22:02:23 2011
-- From       : c:\My_Designs\full_adder\full_adder_1\src\summ2.bde
-- By        : Bde2Vhdl ver. 2.6
-----
-- Description :
-----
-- Design unit header --
library IEEE;
use IEEE.std_logic_1164.all;

entity summ2 is
  port(
    p0 : in STD_LOGIC;
    aa : in STD_LOGIC_VECTOR(1 downto 0);
    bb : in STD_LOGIC_VECTOR(1 downto 0);
    p1 : out STD_LOGIC;
    ss : out STD_LOGIC_VECTOR(1 downto 0)
  );
end summ2;
```

```

architecture summ2 of summ2 is
---- Component declarations -----
component summsb
  port (
    as : in STD_LOGIC;
    bs : in STD_LOGIC;
    ps0 : in STD_LOGIC;
    ps1 : out STD_LOGIC;
    ss : out STD_LOGIC
  );
end component;

---- Signal declarations used on the diagram ----
signal ps1 : STD_LOGIC;
begin
---- Component instantiations ----
U1 : summsb
  port map(
    as => aa(0),
    bs => bb(0),
    ps0 => p0,
    ps1 => ps1,
    ss => ss(0)
  );

U2 : summsb
  port map(
    as => aa(1),
    bs => bb(1),
    ps0 => ps1,
    ps1 => p1,
    ss => ss(1)
  );
end summ2;

```

Після компіляції можна приступити до моделювання для перевірки правильності роботи моделі. Для цього створюється вікно **Waveform**